來講講，次世代微縮（Scaling）

搶在今年Semicon Taiwan的首日，世界聞名的半導體技術研究中心imec，在台北南港展覽館舉行了ITF Taiwan 2026技術論壇。今年的論壇由新任執行長Patrick Vandenameele打頭陣，他在開幕的講演上指明了微縮（Scaling）仍是未來15年重要的半導體發展方向，而且技術門檻將會越來越高，更無法由單一公司或區域獨自勝任。

Imec在後續的講演裡，進一步闡述並分析了2奈米之後的次世代半導體微縮技術挑戰，一路從2026年的N2，到2041年埃米世代（A2）的發展。而其核心關鍵共涵蓋四大技術，包含了：High NA EUV（高數值孔徑極紫外光微影技術）、環繞閘極（GAA）奈米片轉向互補式場效電晶體（CFET）、導入背面供電網絡（BSPDN）與雙面晶圓製程，以及異質大規模整合（HLSI）。同時也呼籲產業界共同推動新一代晶片製程的CMOS 2.0分層邏輯架構。

從N2到A2　微縮對標High NA EUV與CFET製程路線

過去幾年，摩爾定律時不時就會被點名「該退休」，但在AI算力黑洞的龐大焦慮下，運算效能只得持續倍增，微縮也只能持續下探。而且不只處理IC，記憶體晶片同樣如此。

因此隨著電晶體尺寸逼近原子層級，量子穿隧效應、漏電流控制困難以及電阻電容延遲等物理現象，傳統的平面為縮的方式已難以帶來等比例的效能提升與成本下降。為了突破此一僵局，imec特別強調了微影與製程節點技術的路線圖（Lithography roadmap）。

根據imec的規劃，2026年是產業正式跨入N2節點的時刻。在N2世代，電晶體閘極接觸間距（Contacted Poly Pitch，CCP）將微縮至48nm，標準單元軌道高度縮減至約132nm（6T架構）。此階段的微影技術將繼續依賴數值孔徑為0.33NA的標準EUV設備，金屬間距標示為MP22。同時，N2節點將是供電架構的轉折點，傳統正面供電網絡將開始與背面供電網絡分流，揭開雙面晶圓製程的序幕。