Agentic AI重塑晶片設計與驗證流程　人類工程師承擔新責任

當AI從協助撰寫程式碼，進一步走向自主規劃、執行與修正，晶片設計與驗證是否終於能擺脫日益增加的複雜度？隨著EDA扮演的角色從電子設計最佳化工具走向「虛擬工程師」，工程團隊面對的問題，也從如何加快個別任務，延伸至如何驗證AI產出、協調工作流程，以及界定其中人類應該負擔的責任。

這些議題也成為DVCon Taiwan 2026座談的討論焦點。一年一度的DVCon Taiwan（Design & Verification Conference & Exhibition）是聚焦電子系統與IC設計、驗證的技術會議，涵蓋相關語言、工具、方法學與標準，每年通常都在新竹舉辦的會議匯集來自全球IC設計大廠與重量級EDA供應商的工程師與高層主管，以及學界研究人員相互交流最新技術趨勢與設計驗證實務經驗，既有演講議程也有現場展示，內容豐富。

今年DVCon的座談以「現有Agentic AI流程，是否已讓我們擺脫設計與驗證的複雜度？」為題，由國立陽明交通大學資訊科學與工程研究所所長吳凱強教授主持，邀請了五位與談人，包括IC設計業者與三大EDA供應商、EDA領域新秀的代表──分別是來自瑞昱半導體（Realtek）的網路通訊事業群處長安效真（Richard An）、Synopsys首席工程師Grant Pan、 Cadence產品管理資深群總監Moshik Rubin、Siemens EDA設計驗證技術產品管理總監Moses Satyasekaran，以及2024年成立、運用代理式AI協助晶片設計與驗證的美國新創公司ChipAgents創辦人暨執行長William Wang──針對AI技術為IC設計驗證帶來的顛覆性影響有相當精彩的討論。

吳凱強開場便將核心問題拋給與談者：AI究竟是減輕了工程師的工作負擔，還是將複雜度移轉到新的代理式工作流程？從實際導入經驗到下一代開發方法，與談者肯定AI已帶來效率改善，但也反覆強調，工具能自主執行多少工作，與工程團隊能放心交付多少責任，仍是兩個不同問題。

代理式AI在個別任務始見效　完整流程仍待成熟

吳凱強指出，AI在半導體開發中的應用，已由程式碼補全擴展至RTL生成、設計驗證、除錯、測試與設計空間探索。他首先詢問與談者，目前Agentic AI究竟走到哪個階段，又有哪些值得注意的導入經驗？

從使用者角度出發，安效真表示，企業高階主管高度關注AI的生產力效益，工程團隊也已看到回歸測試問題自動分類等應用的成果。企業正透過內部開發與外部供應商方案，逐步將AI納入設計流程。然而，代理執行工作需要多次檢查與修正，任何一個步驟失敗，都可能使大量Token消耗無法轉化為可用成果。持續更新的模型、工具問題，以及運算與儲存資源限制，也都是部署過程中的變數。